REPAIR METHOD AND MANUFACTURING METHOD FOR LIGHT- EMITTING DEVICE

Patent number:

JP2002190390

Publication date:

2002-07-05

Inventor:

YAMAZAKI SHUNPEI; ARAI YASUYUKI; OSADA MAI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

H05B33/10; G09F9/00; G09F9/30; H01L27/32; H01L51/50; H05B33/08; H05B33/12; H05B33/14; H05B33/10; G09F9/00; G09F9/30; H01L27/28; H01L51/50; H05B33/02; H05B33/12; H05B33/14;

(IPC1-7): H05B33/10; G09F9/00; G09F9/30; H05B33/08;

H05B33/12; H05B33/14

- european:


Application number: JP20010302587 20010928


Priority number(s): JP20010302587 20010928; JP20000309564 20001010

Report a data error here

Abstract of JP2002190390

PROBLEM TO BE SOLVED: To provide a method for repairing a light-emitting device with which images of high quality are displayed, even if a pin hole is formed when an EL layer is film-formed. SOLUTION: When a reverse bias voltage is applied to an EL element with time intervals, almost no current flows to an EL layer but flows to a defective part which is shorted. If a large current flows to the defective part, the temperature at the part rises to burn the part, gasificate for evaporation, oxidate, or carbonize to turn into an insulating body, causing changes at the defective part. As a result, a current flowing to the EL element, when a voltage of reverse bias is applied becomes small.





Data supplied from the esp@cenet database - Worldwide

Family list

13 family members for: JP2002190390

Derived from 10 applications

1 Method for manufacturing and/or repairing lighting equipment

Inventor: SHUNPEI YAMAZAKI (JP); YASUYUKI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

ARAI (JP); (+1)

EC: H01L51/52B2 **IPC:** H01L51/52; H01L51/00; H01L51/30 (+6)

Publication info: CN1286347C C - 2006-11-22 **CN1350417 A** - 2002-05-22

2 Repair method and manufacturing method for light- emitting device

Inventor: MAI YAMAZAKI SHUNPEI ARAI YASU (JP) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: H01L51/52B2 **IPC:** H01L27/32; H01L51/52; H01L51/00 (+8) **Publication info:** CN1937240 A - 2007-03-28

3 Repair method and manufacturing method for light- emitting device

Inventor: MAI YAMAZAKI SHUNPEI ARAI YASU (JP) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: H01L51/52B2 IPC: H01L51/50; H01L51/52; H01L51/00 (+7)

Publication info: CN1937278 A - 2007-03-28

4 Repair method and manufacturing method for light- emitting device

Inventor: MAI YAMAZAKI SHUNPEI ARAI YASU (JP) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: H01L51/52B2 IPC: H05B33/08; H01L51/52; H01L51/00 (+9)

Publication info: CN1937870 A - 2007-03-28

5 Method of fabricating and/or repairing a light emitting device

Inventor: YAMAZAKI SHUNPEI (JP); ARAI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUYUKI (JP); (+1)

EC: H01L51/52B2 **IPC:** H01L51/52; H01L51/00; H01L51/30 (+4)

Publication info: EP1198017 A2 - 2002-04-17 **EP1198017 A3** - 2007-05-30

6 REPAIR METHOD AND MANUFACTURING METHOD FOR LIGHT-

EMITTING DEVICE

Inventor: YAMAZAKI SHUNPEI; ARAI YASUYUKI; Applicant: SEMICONDUCTOR ENERGY LAB

(+1)

EC: IPC: H05B33/10; G09F9/00; G09F9/30 (+19)

Publication info: JP2002190390 A - 2002-07-05

7 METHOD OF FABRICATING AND/OR REPAIRING LIGHT EMITTING

DEVICE

Inventor: ARAI YASUYUKI; OSADA MAI; (+1) Applicant: SEMICONDUCTOR ENERGY LAB K K

EC: H01L51/52B2 IPC: H01L51/52; H01L51/00; H01L51/30 (+4)

Publication info: KR20020028830 A - 2002-04-17

8 Method of fabricating and/or repairing a light emitting device

Inventor: YAMAZAKI SHUNPEI (JP); ARAI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUYUKI (JP); (+1)

EC: H01L51/52B2 **IPC:** H01L51/52; H01L51/00; H01L51/30 (+5)

Publication info: TW530427B B - 2003-05-01

9 Method of fabricating and/or repairing a light emitting device

Inventor: YAMAZAKI SHUNPEI (JP); ARAI Applicant: SEMICONDUCTOR ENERGY LAB (US)

YASUYUKI (JP); (+1)

EC: H01L51/52B2 **IPC:** H01L51/52; H01L51/00; H01L51/30 (+4)

Publication info: US7045369 B2 - 2006-05-16 **US2002042152 A1** - 2002-04-11

USZUUZU4ZISZ AI - 2002-04-11

10 Method of fabricating and/or repairing a light emitting device

Inventor: YAMAZAKI SHUNPEI (JP); ARAI Applicant: SEMICONDUCTOR ENERGY LAB

YASUYUKI (JP); (+1)

EC: H01L51/52B2 **IPC:** H01L51/00; H01L51/52; H01L51/00 (+5)

Publication info: US2006183254 A1 - 2006-08-17

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-190390

(P2002-190390A) (43)公開日 平成14年7月5日(2002.7.5)


(51) Int. Cl. 7	識別記号	F I デーマコート' (参考
H05B 33/10		H05B 33/10 3K007
G09F 9/00	352	G09F 9/00 352 5C094
9/30	338	9/30 338 5G435
	365	365 Z
H05B 33/08		H05B 33/08
	審査請求	未請求 請求項の数18 OL (全24頁) 最終頁に続く
(21)出願番号	特願2001-302587(P2001-302587)	(71)出願人 000153878
		株式会社半導体エネルギー研究所
(22)出願日	平成13年9月28日(2001.9.28)	神奈川県厚木市長谷398番地
		(72)発明者 山崎 舜平
(31)優先権主張番号	特願2000-309564 (P2000-309564)	神奈川県厚木市長谷398番地 株式会社半
(32)優先日	平成12年10月10日(2000.10.10)	導体エネルギー研究所内
(33)優先権主張国	日本 (JP)	(72)発明者 荒井 康行
		神奈川県厚木市長谷398番地 株式会社半
		導体エネルギー研究所内
		(72)発明者 長田 麻衣
		神奈川県厚木市長谷398番地 株式会社半
		導体エネルギー研究所内
		最終頁に続く


(54) 【発明の名称】発光装置の修理方法及び作製方法

(57)【要約】

【課題】 EL層を成膜する際にピンホールが形成されても良質な画像表示を行うことができる発光装置の修理法を提供する。

【解決手段】 EL素子に一定期間毎に逆バイアスの電圧をかけと、電流のほとんどはEL層に流れずに、ショートしている欠陥部に流れる。欠陥部に流れる電流が大きいと、欠陥部の温度が上昇するために、欠陥部が焼き切れたり、気化して蒸発したり、酸化または炭化して絶縁体になったりして、欠陥部に何らかの変化が起こり、結果、逆バイアスの電圧をかけたときにEL素子に流れる電流を小さくなる。





【特許請求の範囲】

【請求項1】第1の電圧と第2の電圧を順にEL素子に 印加する発光装置の修理方法であって、

1

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項2】EL素子に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させる発光装置の修理方法であって、

前記第1の電圧及び前記第2の電圧は、互いに高さの異 10 なる逆バイアスの電圧であることを特徴とする発光装置 の修理方法。

【請求項3】陽極と、前記陽極に接するEL層と、前記 EL層に接する陰極とを有するEL素子を含む発光装置 の修理方法であって、

前記陽極と前記陰極の間に第1の電圧と第2の電圧を順 に印加し、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項4】陽極と、前記陽極に接するEL層と、前記 EL層に接する陰極とを有するEL素子を含む発光装置 の修理方法であって、

前記陽極と前記陰極の間に印加する電圧を、第1の電圧 から第2の電圧へ徐々に変化させ、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項5】陽極と、前記陽極に接するEL層と、前記 EL層に接する陰極とを有するEL素子を含む発光装置 30 の修理方法であって、

前記陽極と前記陰極の間に第1の電圧と第2の電圧を順に印加することにより、前記陽極と前記陰極の間の逆バイアスの電流が流れる部分を絶縁化または高抵抗化し、前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項6】陽極と、前記陽極に接するEL層と、前記 EL層に接する陰極とを有するEL素子を含む発光装置 の修理方法であって、

前記陽極と前記陰極の間に印加する電圧を、第1の電圧 から第2の電圧へ徐々に変化させることにより、前記陽 極と前記陰極の間の逆バイアスの電流が流れる部分を絶 縁化または高抵抗化し、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項7】請求項1乃至請求項6のいずれか1項において、

前記第1の電圧及び前記第2の電圧が、前記EL素子の 50 において、

アバランシュ電圧の±15%以内に納まることを特徴と する発光装置の修理方法。

【請求項8】第1の電圧と第2の電圧を順にEL素子に 印加する発光装置の修理方法であって、

前記第1の電圧はグランドの電圧であり、

前記第2の電圧は逆バイアスの電圧であることを特徴と する発光装置の修理方法。

【請求項9】EL素子に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させる発光装置の修理方法であって、

前記第1の電圧と前記第2の電圧は、一方はグランドの電圧であり、他方は逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項10】陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、

前記陽極と前記陰極の間に第1の電圧と第2の電圧を順 に印加し、

前記第1の電圧はグランドの電圧であり、

20 前記第2の電圧は逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項11】陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、

前記陽極と前記陰極の間に印加する電圧を、第1の電圧 から第2の電圧へ徐々に変化させ、

前記第1の電圧と前記第2の電圧は、一方はグランドの電圧であり、他方は逆バイアスの電圧であることを特徴とする発光装置の修理方法。

30 【請求項12】陽極と、前記陽極に接するEL層と、前 記EL層に接する陰極とを有するEL素子を含む発光装 置の修理方法であって、

前記陽極と前記陰極の間に第1の電圧と第2の電圧を順 に印加することにより、前記陽極と前記陰極の間の逆バ イアスの電流が流れる部分を絶縁化または高抵抗化し、 前記第1の電圧はグランドの電圧であり、

前記第2の電圧は逆バイアスの電圧であることを特徴と する発光装置の修理方法。

【請求項13】陽極と、前記陽極に接するEL層と、前40 記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、

前記陽極と前記陰極の間に印加する電圧を、第1の電圧 から第2の電圧へ徐々に変化させることにより、前記陽 極と前記陰極の間の逆バイアスの電流が流れる部分を絶 縁化または高抵抗化し、

前記第1の電圧と前記第2の電圧は、一方はグランドの電圧であり、他方は逆バイアスの電圧であることを特徴とする発光装置の修理方法。

【請求項14】請求項8乃至請求項13のいずれか1項 において、

前記逆バイアスの電圧が、前記EL素子のアバランシュ 電圧の±15%以内に納まることを特徴とする発光装置 の修理方法。

【請求項15】陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の作製方法であって、

前記陰極を形成した後、前記陽極と前記陰極の間に第1 の電圧と第2の電圧を順に印加し、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置 10の作製方法。

【請求項16】陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の作製方法であって、

前記陰極を形成した後、前記陽極と前記陰極の間に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させ、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の作製方法。

【請求項17】陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の作製方法であって、

前記陰極を形成した後、前記陽極と前記陰極の間に第1 の電圧と第2の電圧を順に印加することにより、前記陽極と前記陰極の間の逆バイアスの電流が流れる部分を絶 縁化または高抵抗化し、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の作製方法。

【請求項18】陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の作製方法であって、

前記陰極を形成した後、前記陽極と前記陰極の間に印加 する電圧を、第1の電圧から第2の電圧へ徐々に変化さ せることにより、前記陽極と前記陰極の間の逆バイアス の電流が流れる部分を絶縁化または高抵抗化し、

前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の作製方法。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、基板上に形成されたEL素子を、該基板とカバー材の間に封入したELパネルの修理方法及び該修理方法を用いた作製方法に関する。また、該ELパネルにICを実装したELモジュールの修理方法に関する。なお本明細書において、ELパネル及びELモジュールを発光装置と総称する。

[0001]

【従来の技術】EL素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要 50

らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年、EL素子を用いた発光装置はCRTやLCDに代わる電気光学装置として注目されている

【0002】EL素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、EL層と記す)と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の修理方法は、どちらの発光を用いた発光装置にも適用可能である。

【0003】なお、本明細書では、陽極と陰極の間に設けられた全ての層をEL層と定義する。EL層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極等の順に積極/正孔注入層/発光層/陰極等の順に積20層した構造を有していることもある。

【0004】また本明細書において、EL素子が発光することを、EL素子が駆動すると呼ぶ。また、本明細書中では、陽極、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。

[0005]

30

40

【発明が解決しようとする課題】一般的にEL素子は、 陽極または陰極のいずれか一方の電極を形成した後、該 電極に接するようにEL層を形成し、該EL層に接する ように陽極または陰極の残りの一方を形成することで作 られる。

【0006】EL層の成膜方法には、主に蒸着による成膜方法と、スピンコートによる成膜方法とがある。いずれの方法においても、電極及びEL層を成膜する際には、ゴミ等が基板に付着しないように、成膜前に基板を洗浄したり、成膜を行うクリーンルーム内の清浄度の管理を徹底する等の努力が行われている。

【0007】しかし、上記努力にも関わらずゴミ等が電極等に付着し、成膜したEL層に穴(ピンホール)が開いてしまう場合がある。図12(A)に2つの電極201、202がショートした場合のEL素子200の断面図を簡単に示す。EL層203にピンホールが開くと、EL層203上に電極202を形成したとき、2つの電極201と202とが、ピンホールにおいて接続し、ショートすることがある。なお以下、発光層を間に挟んで形成された2つの層が、発光層に形成されたピンホールにおいて接触している部分を欠陥部204と呼ぶ。

【0008】図13(A)に欠陥部がないEL素子の電 圧-電流特性を、図13(B)に欠陥部においてショー トしているEL素子の電圧-電流特性を示す。

【0009】図13(A)と図13(B)を比較する

4

と、EL素子200に逆バイアスの電圧を印加したとき にEL素子200に流れる電流は、図13(B)の場合 のほうが大きい。

【0010】これは、図13(A)と違って、図13(B)の場合は欠陥部204において2つの電極がショートしているために、欠陥部204において電流が流れるためである。

【0011】欠陥部204において2つの電極201、202がショートすると、EL層の発光輝度が低下する。図12(B)に、欠陥部を有するEL素子に順バイ 10アスの電圧を印加したときの電流の流れを、模式的に示す。

【0012】欠陥部204において2つの電極201、202がショートしている場合、欠陥部204は抵抗Rscを有し、EL素子200が有する2つの電極を接続していると考えられる。そのため、順方向の電流 $I_{\circ,i}$ を EL素子の一方の電極から流したとき、欠陥部204に流れる電流を $I_{\circ,i}$ を EL層203に流れる電流を $I_{\circ,i}$ とすると、電流 $I_{\circ,i}$ = $I_{\circ,i}$ + $I_{\circ,i}$ を満たす。

【0013】よって上述した式 $I_{\circ,i} = I_{\circ,i} + I_{\circ,i}$ において $I_{\circ,i}$ が一定だとすると、欠陥部が存在する EL素子では、実際に EL 層 203 に流れる電流 $I_{\circ,i}$ は小さくなる。欠陥部 204 における抵抗 $R_{\circ,i}$ が小さくなると $I_{\circ,i}$ が大きくなるため、この傾向が顕著となり、EL素子 200 の整流性はさらに崩れる。

【0014】EL層203に流れる電流 I a i 。が小さくなると、EL素子200の発光輝度が低下する。つまり、欠陥部においてショートしていると、ショートしていない場合に比べて、順バイアスの電圧をかけた場合のEL素子の発光輝度が低い。

【0015】また、EL層が複数の層を積層することで形成されている場合においても、発光層にピンホールが形成されると、該ピンホールを介して正孔注入層または正孔輸送層と、電子注入層または電子輸送層とが接続されてしまう。この正孔注入層または正孔輸送層と、電子注入層または電子輸送層とが接続されている部分も、電極がショートしている欠陥部と同じように逆バイアスの電流が流れる状態にあるので、EL素子の発光輝度の低下の原因となる。なお以下、発光層を間に挟んで形成された2つの層が、発光層に形成されたピンホールを介し40て接触している部分を全て、欠陥部と総称する。

【0016】さらに、EL素子の発光輝度の低下に加えて、欠陥部においてショートしていると、欠陥部に常に電流が流れるため、欠陥部の周囲に存在するEL層の劣化が促進されてしまう。

【0017】本発明は上記問題に鑑み、欠陥部の修理方法の考案を課題とする。

[0018]

【課題を解決するための手段】本発明者らは、EL素子 陰極の間に印加する電圧を、第1の電圧から第2の電圧 に欠陥部が形成されていても、該欠陥部における抵抗を 50 へ徐々に変化させ、前記第1の電圧及び前記第2の電圧

大きくすれば、順バイアスの電圧を印加したときにEL 層に流れる電流が小さくなることを防ぐことができるの ではないかと考えた。

【0019】そこで、EL素子に逆バイアスの電圧を印加し、逆バイアスの電流I...を流すことで、欠陥部における抵抗Rscを大きくする方法を考案した。

【0020】 EL素子に逆バイアスの電流 I_{rev} を流すと、そのほとんどはEL層に流れずに、ショートしている欠陥部に流れる。欠陥部に流れる電流が大きいと、欠陥部の温度が上昇するために、欠陥部が焼き切れたり、気化して蒸発したり、酸化または炭化して絶縁体になったりして、欠陥部に何らかの変化が起こり、結果的に抵抗 R_{sv} が大きくなる。なお本明細書において、逆バイアスの電流を流すことで抵抗 R_{sv} が大きくなった欠陥部を、変性層と呼ぶ。

【0021】抵抗Rscが大きくなると、EL素子に順バイアスの電圧をかけたときに、変性層に流れる電流が小さくなり、代わりにEL層に流れる電流が大きくなって、発光輝度が高くなる。

0 【0022】また、欠陥部では常に電流が流れるために、欠陥部の周囲に存在するEL層の劣化が促進されやすかった。しかし、変性層は抵抗Rs:が高いので電流は流れにくく、変性層の周囲に存在するEL層の劣化が促進されることを防ぐことができる。

【0023】なお本発明の修理方法は、アクティブマトリクス型の発光装置のみならず、パッシブ型の発光装置 にも用いることが可能である。

【0024】以下に本発明の構成を示す。

【0025】本発明によって、第1の電圧と第2の電圧 30 を順にEL素子に印加する発光装置の修理方法であっ て、前記第1の電圧及び前記第2の電圧は、互いに高さ の異なる逆バイアスの電圧であることを特徴とする発光 装置の修理方法が提供される。

【0026】本発明によって、EL素子に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させる発光装置の修理方法であって、前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0027】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に第1の電圧と第2の電圧を順に印加し、前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0028】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に印加する電圧を、第1の電圧から第2の電圧へ発力に変化させ、前記第1の電圧及び前記第2の電圧

6

は、互いに高さの異なる逆バイアスの電圧であることを 特徴とする発光装置の修理方法が提供される。

【0029】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に第1の電圧と第2の電圧を順に印加することにより、前記陽極と前記陰極の間の逆バイアスの電流が流れる部分を絶縁化または高抵抗化し、前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法が提10供される。

【0030】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させることにより、前記陽極と前記陰極の間の逆バイアスの電流が流れる部分を絶縁化または高抵抗化し、前記第1の電圧及び前記第2の電圧は、互いに高さの異なる逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0031】本発明は、前記第1の電圧及び前記第2の電圧が、前記EL素子のアバランシュ電圧の±15%以内に納まることを特徴としていても良い。

【0032】本発明によって、第1の電圧と第2の電圧を順にEL素子に印加する発光装置の修理方法であって、前記第1の電圧はグランドの電圧であり、前記第2の電圧は逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0033】本発明によって、EL素子に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させる発光 30装置の修理方法であって、前記第1の電圧と前記第2の電圧は、一方はグランドの電圧であり、他方は逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0034】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に第1の電圧と第2の電圧を順に印加し、前記第1の電圧はグランドの電圧であり、前記第2の電圧は逆バイアスの電圧であることを特徴とする発光装置の修40理方法が提供される。

【0035】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させ、前記第1の電圧と前記第2の電圧は、一方はグランドの電圧であり、他方は逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0036】本発明によって、陽極と、前記陽極に接す 50

8

るEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に第1の電圧と第2の電圧を順に印加することにより、前記陽極と前記陰極の間の逆バイアスの電流が流れる部分を絶縁化または高抵抗化し、前記第1の電圧はグランドの電圧であり、前記第2の電圧は逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0037】本発明によって、陽極と、前記陽極に接するEL層と、前記EL層に接する陰極とを有するEL素子を含む発光装置の修理方法であって、前記陽極と前記陰極の間に印加する電圧を、第1の電圧から第2の電圧へ徐々に変化させることにより、前記陽極と前記陰極の間の逆バイアスの電流が流れる部分を絶縁化または高抵抗化し、前記第1の電圧と前記第2の電圧は、一方はグランドの電圧であり、他方は逆バイアスの電圧であることを特徴とする発光装置の修理方法が提供される。

【0038】本発明は、前記逆バイアスの電圧が、前記 EL素子のアバランシュ電圧の±15%以内に納まるこ とを特徴としていても良い。

[0039]

【発明の実施の形態】図1を用いて本発明の修理方法について説明する。図1 (A) は、欠陥部を有するEL素子に逆バイアスの電圧を印加した場合の電流の流れを、 模式的に示した図である。

【0040】EL素子に、グランドの電圧GNDと逆バイアスの電圧V,evを交互に印加する。図1(B)に、グランドの電圧GNDと逆バイアスの電圧V,evを交互に印加したときの、タイミングチャートを示す。なお本実施の形態ではグランドの電圧GNDと逆バイアスの電圧V,evを交互に印加したが、本発明はこの構成に限定されない。本発明では、逆バイアスの電圧をEL素子に印加するようにすれば良い。よって、順バイアスの電圧もしくはV,ev以外の逆バイアスの電圧と、逆バイアスの電圧V,evを交互にEL素子に印加しても良い。

【0041】また本実施の形態では、一定期間毎にEL素子に逆パイアスの電圧をかけるが、本発明はこれに限定されない。EL素子に直流の逆パイアスの電圧を印加しても良い。

【0042】また、本実施の形態では、なだれ現象が起こってEL素子にアバランシュ電流が流れるまで、逆バイアスの電圧を徐々に大きくしている。本明細書において、EL素子にアバランシュ電流が流れるはじめる電圧を、アバランシュ電圧(Avalanche voltage)と呼ぶ。しかし、本発明はこの構成に限定されず、EL素子に印加する電圧の高さは設計者が適宜設定することが可能である。EL素子に印加する電圧の高さは、欠陥部を変性させることができる高さで、なおかつEL素子が壊れたり、EL層が劣化されたりしないぐらいの高さであれば良い。

【0043】また、直流で印加している逆バイアスの電 圧を徐々に大きくする構成であっても良い。

【0044】さらに、一定の高さの逆バイアスの電圧 を、一定期間毎にEL素子に印加しても良いし、直流で 印加しても良い。

【0045】一定期間毎にEL素子に逆バイアスの電圧 を印加すると、欠陥部の周囲にあるEL層が、逆バイア スの電圧の印加により発生する熱などによって劣化する のを防ぐことが可能である。

とで、修理するEL素子に最適な、逆バイアスの電圧の 高さを見出しやすくなる。

【0047】EL素子に逆バイアスの電圧V...が印加 されると、EL素子に逆バイアスの電流 I,... が流れ る。逆バイアスの電流 I, cv は、EL層103に流れる 電流を I, 、、欠陥部 104に流れる電流を I, とする と、 $I_{rev} = I_{dio} + I_{sc}$ を満たす。しかし逆バイアスの 電流はEL層にほとんど流れないので、よってI... Iscが成り立つ。

【0048】電流 I, e, が欠陥部104に流れると、欠 陥部104の温度が上昇するために、欠陥部が焼き切れ たり、気化して蒸発したり、酸化または炭化して絶縁体 になったりして、変性層になる。よって、抵抗Rscが大 きくなる。

【0049】図2(A)に、本発明の修理方法を用いた とき、欠陥部104を有するEL素子の電圧-電流特性 の、時間の経過における変化を示す。電圧-電流特性の グラフは、時間の経過と共に矢印の方向に変化する。な お、V゚、は、アバランシュ電圧を意味する。逆バイアス の電圧をかけたときに、時間の経過と共に欠陥部の抵抗 30 Rscが大きくなり、それに伴い欠陥部を流れる電流 Isc が小さくなるので、EL素子に流れる電流が小さくな

【0050】図2(B)に、EL素子に順バイアスの電 圧を印加したときの電流の流れを模式的に示す。欠陥部 を流れる電流 Iscが小さくなると、順バイアスの電圧を EL素子にかけたときに、実際にEL層に流れる電流 I が大きくなり、発光輝度が高くなる。

【0051】本発明の方法を用いることによって、EL 層成膜時にゴミ等の影響によりピンホールが形成され、 発光層を間に挟んで形成された2つの層どうしがショー トしても、ショートしている欠陥部を変性層に変えて抵 抗を高めることができ、EL素子に順バイアスの電圧を かけたときに実際にEL層に流れる電流を大きくするこ とができる。したがって、本発明の修理方法により、欠 陥部が存在しても、同じ電圧を印加したときの発光輝度 を高くすることができる。

【0052】また、欠陥部では常に電流が流れるため に、欠陥部の周囲に存在するEL層の劣化が促進されや すかった。しかし、変性層は抵抗 Rsc が高いので電流は 50

流れにくく、変性層の周囲に存在するEL層の劣化が促 進されることを防ぐことができる。

[0053]

【実施例】以下に、本発明の実施例について説明する。 【0054】(実施例1)本実施例では、各画素に2つ 薄膜トランジスタ(TFT)を有するアクティブマトリ クス型の発光装置に、本発明の修理方法を用いた例につ いて説明する。

【0055】図3に本発明の修理方法を用いた発光装置 【0046】また徐々に逆バイアスの電圧を高くするこ 10 の画素の回路図を示す。各画素はソース信号線Si(i は1~xのいずれか1つ)と、電源供給線Vi(iは1 ~xのいずれか1つ)と、ゲート信号線Gj(jは1~ yのいずれか1つ)とを有している。

> 【0056】また、各画素は、スイッチング用TFT3 01と、EL駆動用TFT302と、EL素子303 と、コンデンサ304とを有している。

> 【0057】スイッチング用TFT301のゲート電極 はゲート信号線Gjに接続されている。またスイッチン グ用TFT301のソース領域とドレイン領域は、一方 はソース信号線Siに、もう一方はEL駆動用TFT3 02のゲート電極に接続されている。

> 【0058】EL駆動用TFT302のソース領域は電 源供給線Viに接続されており、ドレイン領域はEL素 子303が有する2つの電極のいずれか一方に接続され ている。EL素子303が有する2つの電極のうち、E L駆動用TFT302のドレイン領域に接続されていな い方は、対向電源307に接続されている。

> 【0059】なお、EL素子303が有する2つの電極 のうち、EL駆動用TFT302のドレイン領域に接続 されている電極を画素電極と呼び、対向電源307に接 続されている電極を対向電極と呼ぶ。

> 【0060】またコンデンサ304は、EL駆動用TF T302のゲート電極と電源供給線Viとの間に形成さ れている。

> 【0061】図4(A)に、図3に示した画素を複数有 する発光装置の画素部を示す。画素部306は、ソース 信号線S1~Sxと、電源供給線V1~Vxと、ゲート 信号線G1~Gyとを有している。画素部306には複 数の画素305がマトリクス状に形成されている。

【0062】図4 (B) にEL素子303の欠陥部を修 理する際の、各画素におけるTFTの動作と、電源供給 線Vi及び対向電極に入力される電圧の高さを示す。E L素子303の欠陥部を修理するとき、各画素のスイッ チング用TFT301及びEL駆動用TFT302は共 にオンの状態にしておく。そして電源供給線Viの電圧 を一定にし、対向電極の電圧を一定期間毎に変化させる ことで、一定期間毎にEL素子に所定の逆バイアスの電 流を流す。

【0063】なおEL素子の欠陥の修理は、画素部30 6が有する全ての画素305において一斉に行っても良

いし、各ライン毎、または各画素毎に行っても良い。

11

【0064】本発明の方法を用いることによって、EL層成膜時にゴミ等の影響によりピンホールが形成され、発光層を間に挟んで形成された2つの層どうしがショートしても、ショートしている欠陥部を変性層に変えて抵抗を高めることで、EL素子に順バイアスの電圧をかけたときに実際にEL層に流れる電流を大きくすることができる。したがって、本発明の修理方法により、欠陥部が存在しても、同じ電圧を印加したときの発光輝度を高くすることができる。

【0065】また、欠陥部では常に電流が流れるために、欠陥部の周囲に存在するEL層の劣化が促進されやすかった。しかし、変性層は抵抗Rscが高いので電流は流れにくく、変性層の周囲に存在するEL層の劣化が促進されることを防ぐことができる。

[0066] なお本発明の修理方法は、上記構成を有する発光装置にのみ適用可能なわけではない。本発明はあらゆる構成を有する発光装置に用いることができる。

【0067】(実施例2)本実施例では、各画素に3つ 薄膜トランジスタ(TFT)を有するアクティブマトリ 20 クス型の発光装置に、本発明の修理方法を用いた例につ いて説明する。

【0068】図5に本発明の修理方法を用いた発光装置の画素の回路図を示す。各画素はソース信号線Si(iは $1\sim x$ のいずれか1つ)と、電源供給線Vi(iは $1\sim x$ のいずれか1つ)と、書き込み用ゲート信号線Gaj(jは $1\sim y$ のいずれか1つ)と、消去用ゲート信号線Gej(jは $1\sim y$ のいずれか1つ)とを有している。

【0069】また、各画素は、スイッチング用TFT501aと、消去用TFT501bと、EL駆動用TFT502と、EL素子503と、コンデンサ504とを有している。

【0070】スイッチング用TFT501aのゲート電極は書き込み用ゲート信号線Gajに接続されている。またスイッチング用TFT501aのソース領域とドレイン領域は、一方はソース信号線Siに、もう一方はEL駆動用TFT502のゲート電極に接続されている。

【0071】消去用TFT501bのゲート電極は消去 用ゲート信号線Gejに接続されている。また消去用T 40 FT501bのソース領域とドレイン領域は、一方は電 源供給線Viに、もう一方はEL駆動用TFT502の ゲート電極に接続されている。

【0072】 EL駆動用TFT502のソース領域は電源供給線Viに接続されており、ドレイン領域はEL素子503が有する2つの電極のいずれか一方に接続されている。EL素子503が有する2つの電極のうち、EL駆動用TFT502のドレイン領域に接続されていない方は、対向電源507に接続されている。

【0073】なお、EL素子503が有する2つの電極 50

のうち、EL駆動用TFT502のドレイン領域に接続されている電極を画素電極と呼び、対向電源507に接続されている電極を対向電源と呼ぶ。

【0074】またコンデンサ504は、EL駆動用TFT502のゲート電極と電源供給線Viとの間に形成されている。

【0075】図6(A)に、図5に示した画素を複数有する発光装置の画素部を示す。画素部506は、ソース信号線S1~Sxと、電源供給線V1~Vxと、書き込りの用ゲート信号線Ga1~Gayと、消去用ゲート信号線Ge1~Geyとを有している。画素部506には複数の画素505がマトリクス状に形成されている。

[0076]図6(B)にEL素子503の欠陥部を修理する際の、各画素におけるTFTの動作と、電源供給線Vi及び対向電極に入力される電圧の高さを示す。EL素子503の欠陥部を修理するとき、各画素のスイッチング用TFT501a及びEL駆動用TFT502は共にオンの状態にしておく。また、各画素の消去用TFT501bはオフの状態にしておく。そして電源供給線Viの電圧を一定にし、対向電極の電圧を一定期間毎に変化させることで、一定期間毎にEL素子503に所定の逆バイアスの電流を流す。

【0077】なおEL素子503の欠陥の修理は、画素部506が有する全ての画素505において一斉に行っても良いし、各ライン毎、または各画素毎に行っても良い。

【0078】本発明の方法を用いることによって、EL層成膜時にゴミ等の影響によりピンホールが形成され、発光層を間に挟んで形成された2つの層どうしがショートしても、ショートしている欠陥部を変性層に変えて、抵抗を高めることができ、EL素子に順バイアスの電圧をかけたときに実際にEL層に流れる電流を大きくすることができる。したがって、本発明の修理方法により、欠陥部が存在しても、同じ電圧を印加したときの発光輝度を高くすることができる。

【0079】また、欠陥部では常に電流が流れるために、欠陥部の周囲に存在するEL層の劣化が促進されやすかった。しかし、変性層は抵抗 R_{sc} が高いので電流は流れにくく、変性層の周囲に存在するEL層の劣化が促進されることを防ぐことができる。

【0080】(実施例3)本実施例では、実施例1に示した発光装置の画素部を駆動する、駆動回路の構成について説明する。なお、実施例1の画素部を駆動するソース信号線駆動回路及びゲート信号線駆動回路は、本実施例で示す構成に限定されない。

【0081】図7に、本実施例の発光装置の駆動回路を ブロック図で示す。図7(A)において、601はソー ス信号線駆動回路であり、シフトレジスタ602、ラッ チ(A)603、ラッチ(B)604を有している。

【0082】ソース信号線駆動回路601において、シ

フトレジスタ602にクロック信号(CLK)およびスタートパルス(SP)が入力される。シフトレジスタ602は、これらのクロック信号(CLK)およびスタートパルス(SP)に基づきタイミング信号を順に発生させ、バッファ等(図示せず)を通して後段の回路へタイミング信号を順次供給する。

【0083】シフトレジスタ602からのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの"鈍り"を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。

【0084】バッファによって緩衝増幅されたタイミング信号は、ラッチ(A)603に供給される。ラッチ(A)603は、nビットのデジタルビデオ信号(画像情報を有するデジタル信号)を処理する複数のステージのラッチを有している。ラッチ(A)603は、前記タイミング信号が入力されると、ソース信号線駆動回路601の外部から供給されるnビットのデジタルビデオ信

号を順次取り込み、保持する。

【0085】なお、ラッチ(A)603にデジタルビデオ信号を取り込む際に、ラッチ(A)603が有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本実施例はこの構成に限定されない。ラッチ(A)603が有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を30分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。

【0086】ラッチ(A)603の全てのステージのラッチにデジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

【0087】1ライン期間が終了すると、ラッチ(B)604にラッチシグナル(Latch Signal)が供給される。この瞬間、ラッチ(A)603に書き込まれ保持さ 40れているデジタルビデオ信号は、ラッチ(B)604に一斉に送出され、ラッチ(B)604の全ステージのラッチに書き込まれ、保持される。

【0088】デジタルビデオ信号をラッチ(B)604 に送出し終えたラッチ(A)603には、シフトレジス タ602からのタイミング信号に基づき、デジタルビデ オ信号の書き込みが順次行われる。

【0089】この2順目の1ライン期間中には、ラッチ (B) 603に書き込まれ、保持されているデジタルビ デオ信号がソース信号線に入力される。 【0090】図7(B)はゲート信号線駆動回路の構成を示すブロック図である。

【0091】ゲート信号線駆動回路605は、それぞれシフトレジスタ606、バッファ607を有している。また場合によってはレベルシフタを有していても良い。【0092】ゲート信号線駆動回路605において、シフトレジスタ606からのタイミング信号がバッファ607に供給され、対応するゲート信号線に供給される。ゲート信号線には、1ライン分の画素のスイッチング用TFTを一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

【0093】本発明の修理方法を用いる場合、ゲート信号線駆動回路によってゲート信号線に入力する信号を制御することで、スイッチング用TFTをオンにし、ソース信号線駆動回路からソース信号線に入力されるデジタル信号によってEL駆動用TFTをオンにする。

【0094】なお、本実施例では、実施例1に示した画素部の駆動回路の構成について説明したが、実施例2に示した画素部の駆動回路も同様の構成を有している。ただし実施例2に示した画素部はゲート信号線駆動回路を2つ有しており、各ゲート信号線駆動回路はそれぞれ図7(B)に示した構成を有している。実施例2の場合、各ゲート信号線駆動回路はそれぞれ書き込み用ゲート信号線と、消去用ゲート信号線とに入力される信号を制御している。

【0095】(実施例4)本実施例では、実施例1に示した発光装置の画素部を駆動する駆動回路の、実施例3に示した場合とは別の構成について説明する。なお、実施例1の画素部を駆動するソース信号線駆動回路及びゲート信号線駆動回路は、本実施例で示す構成に限定されない。

【0096】図8に本実施例のソース信号線駆動回路611の回路図を示す。612はシフトレジスタ、613はレベルシフタ、614はサンプリング回路を示している。

【0097】 クロック信号(CLK)、スタートパルス 信号 (SP) が、シフトレジスタ612に入力される。 画像情報を有するアナログの信号(アナログビデオ信号)はサンプリング回路614に入力される。

【0098】シフトレジスタ612にクロック信号(CLK)とスタートパルス信号(SP)が入力されると、タイミング信号が生成されてレベルシフタ613に入力される。レベルシフタ613に入力されたタイミング信号は、その振幅が増幅されて、サンプリング回路614に入力される。

【0099】サンプリング回路614に入力されたタイミング信号によって、同じくサンプリング回路614に 50 入力されたアナログビデオ信号がサンプリングされ、対

応するソース信号線に入力される。

【0100】図8 (B) はゲート信号線駆動回路の構成 を示すプロック図である。

15

【0101】ゲート信号線駆動回路615は、それぞれ シフトレジスタ616、バッファ617を有している。 また場合によってはレベルシフタを有していても良い。

【0102】ゲート信号線駆動回路615において、シ フトレジスタ616からのタイミング信号がバッファ6 17に供給され、対応するゲート信号線に供給される。 ゲート信号線には、1ライン分の画素のスイッチング用 10 TFTのゲート電極が接続されている。そして、1ライ ン分の画素のスイッチング用TFTを一斉にONにしな くてはならないので、バッファは大きな電流を流すこと が可能なものが用いられる。

【0103】本発明の修理方法を用いる場合、ゲート信 号線駆動回路によってゲート信号線に入力する信号を制 御することで、スイッチング用TFTをオンにし、ソー ス信号線駆動回路からソース信号線に入力されるアナロ グビデオ信号によってEL駆動用TFTをオンにする。

【0104】 (実施例5) 本実施例では、EL層が複数 20 の層で形成されているEL素子に、本発明の修理方法を 用いる場合について説明する。

【0105】図9(A)にEL素子の構成を示す。ま ず、酸化インジウムと酸化スズを組み合わせた化合物 (ITO) からなる陽極上に、正孔注入層として、ポリ チオフェン誘導体であるPEDOTをスピンコート法に より30 nmの膜厚で成膜する。次に、正孔輸送層とし TMTDATAを20nm、α-NPDを10nm、そ れぞれ蒸着法により形成する。その上に発光層を形成す る発光材料としてシングレット化合物であるAlq₁を 蒸着法により50nmの膜厚で成膜する。そして、陰極 としてYbを400nmの膜厚に蒸着することにより、 EL素子が形成される。

【0106】上記構成を有するEL素子の発光層におい て、ピンホールによる欠陥部が形成された場合、欠陥部 において陰極であるYbが正孔輸送層であるα-NPD に接触してしまう。

【0107】該欠陥部を有するEL素子に一定期間毎に 逆バイアスの電流を流すことで、欠陥部の温度が上昇 し、欠陥部が焼き切れたり、気化して蒸発したり、酸化 40 または炭化して絶縁体になったりして、結果的に欠陥部 が変性層に変わり、抵抗を大きくすることができる。よ って、変性層の周囲に存在するEL層の劣化が促進され ることを防ぐことができる。

【0108】なお、このEL素子により得られる発光 は、シングレット化合物による一重項励起エネルギーを 利用したものである。

【0109】図9 (B) に別のEL素子の構成を示す。 まず、酸化インジウムと酸化スズを組み合わせた化合物

を20nmの膜厚で蒸着法により形成する。次に、正孔 輸送層としてα-NPDを10nmの膜厚で蒸着法によ り形成させた。その上に発光層を形成する発光材料とし てトリプレット化合物であるIr(ppy)』とCBP を蒸着法により20 nmに成膜する。さらに発光層上に 電子輸送層としてBCPを10nm、Alq。を40n m、それぞれ蒸着法により形成した後、陰極としてYb を400nmの膜厚に蒸着することによりEL素子が形 成される。

【0110】上記構成を有するEL素子の発光層におい て、ピンホールによる欠陥部が形成された場合、欠陥部 において電子輸送層であるBCPが正孔輸送層である α - NPDに接触してしまう。

【0111】該欠陥部を有するEL素子に一定期間毎に 逆バイアスの電流を流すことで、欠陥部の温度が上昇 し、欠陥部が焼き切れたり、気化して蒸発したり、酸化 または炭化して絶縁体になったりして、結果的に欠陥部 が変性層に変わり抵抗を大きくすることができる。よっ て、変性層の周囲に存在するEL層の劣化が促進される ことを防ぐことができる。

【0112】なお、このEL素子により得られる発光 は、トリプレット化合物による三重項励起エネルギーを 利用したものである。

【0113】図10(A)にEL素子の構成を示す。ま ず、酸化インジウムと酸化スズを組み合わせた化合物 (IT〇) からなる陽極上に、正孔注入層として、ポリ チオフェン誘導体であるPEDOTをスピンコート法に より30nmの膜厚で成膜する。その上に発光層を形成 する発光材料としてシングレット化合物であるA 1 q。 を蒸着法により50nmの膜厚で成膜する。そして、陰 極としてPbを400nmの膜厚に蒸着することによ り、EL素子が形成される。

【0114】上記構成を有するEL素子の発光層におい て、ピンホールによる欠陥部が形成された場合、欠陥部 において陰極であるPbが正孔注入層であるPEDOT に接触してしまう。

【0115】該欠陥部を有するEL素子に一定期間毎に 逆バイアスの電流を流すことで、欠陥部の温度が上昇 し、欠陥部が焼き切れたり、気化して蒸発したり、酸化 または炭化して絶縁体になったりして、結果的に欠陥部 が変性層に変わり、抵抗を大きくすることができる。よ って、変性層の周囲に存在するEL層の劣化が促進され ることを防ぐことができる。

【0116】なお、このEL素子により得られる発光 は、シングレット化合物による一重項励起エネルギーを 利用したものである。

【0117】図10(B)にEL素子の構成を示す。ま ず、陰極としてPbを400nmの膜厚に蒸着する。そ の上に発光層を形成する発光材料としてシングレット化 からなる陽極上に、正孔注入層として銅フタロシアニン 50 合物であるAl q,を蒸着法により50 nmの膜厚で成

膜する。次に、正孔注入層として、ポリチオフェン誘導体であるPEDOTをスピンコート法により30nmの膜厚で成膜する。そして、Auを5nmの膜厚で成膜する。なおAuは、後の工程においてEL層の表面が劣化するのを防ぐために設ける。その上に酸化インジウムと酸化スズを組み合わせた化合物(ITO)からなる陽極を形成することにより、EL素子が形成される。

【0118】上記構成を有するEL素子の発光層において、ピンホールによる欠陥部が形成された場合、欠陥部において陰極であるPbが正孔注入層であるPEDOT 10に接触してしまう。

【0119】なお、このEL素子により得られる発光は、シングレット化合物による一重項励起エネルギーを利用したものである。

【0120】本発明は上記構成によって、EL層成膜時にゴミ等の影響によりピンホールが形成され、発光層を間に挟んで形成された2つの層どうしがショートしても、ショートしている欠陥部の抵抗を高めることでEL素子に順バイアスの電圧をかけたときに実際にEL層に流れる電流を大きくすることができる。したがって、本20発明の修理方法により、欠陥部が存在しても、同じ電圧を印加したときの発光輝度を高くすることができる。

【0121】また、欠陥部を変性層に変えて抵抗を大きくすることで、変性層の周囲に存在するEL層の劣化が促進されるのを防ぐことができる。

【0122】なお、EL材料が炭化したことで形成される炭化物は、絶縁性が高く、物質としても安定している。そのため、欠陥部において有機EL材料が充填されている場合、例えば、EL層に接するようにEL材料を成膜した時に欠陥部が生じた場合において、本発明の修 30 理方法は特に有効である。

【0123】なお本実施例は、実施例1~実施例4と自由に組み合わせて実施することが可能である。

【0124】(実施例6)本発明の修理方法を用いる発光装置において、三重項励起子からの燐光を発光に利用できるEL材料を用いることが可能である。燐光を発光に利用できるEL材料を用いた発光装置は、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0125】ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)

【0126】上記の論文により報告されたEL材料(クマリン色素)の分子式を以下に示す。

[0127]

【化1】

[O 1 2 8] (M.A. Baldo, D.F.O'Brien, Y.You, A. Shou stikov, S. Sibley, M.E. Thompson, S.R. Forrest, Nature 395 (1998) p. 151.)

【0129】上記の論文により報告されたEL材料(Pt錯体)の分子式を以下に示す。

[0130]

【化2】

[O 1 3 1] (M. A. Baldo, S. Lamansky, P. E. Burrrows, M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (1999) p. 4.) (T. Tsutsui, M. - J. Yang, M. Yahiro, K. Nakamura, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.)

【0132】上記の論文により報告されたEL材料(Ir錯体)の分子式を以下に示す。

[0133]

[化3]



【0134】以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。

40 【0135】なお、本実施例の構成は、実施例1~実施例5のいずれの構成とも自由に組み合わせて実施することが可能である。

【0136】(実施例7)本実施例では、欠陥部を有するEL素子に、実際に逆バイアスの電圧を印加したときの、電圧-電流特性について説明する。

【0137】本実施例で用いたEL素子は、まず、酸化インジウムと酸化スズを組み合わせた化合物(ITO)からなる陽極上に、正孔注入層として銅フタロシアニンを20nmの膜厚で蒸着法により形成されている。次

50 に、正孔輸送層としてMTDATAを20nm、α-N

PDを10nm、それぞれ蒸着法により形成されている。その上に発光層を形成する発光材料としてシングレット化合物であるAlq,が蒸着法により50nmo膜厚で成膜されている。次に、電子注入層としてリチウムアセチルアセトネート(Liacac)を2nm、陰極としてアルミニウム合金を50nmo厚さに成膜することにより、EL素子が形成されている。

【0138】上記構成を有するEL素子に逆バイアスの電圧を印加したときの、電圧-電流特性を図14に示す。逆バイアスの電圧が-5VであるPoint Aに 10おいて、逆バイアスの電流が大きくなり、その後再び小さくなっている。

【0139】逆バイアスの電圧を印加することでEL素子が破壊された場合も、逆バイアスの電流が大きくなると考えられるが、Point Aにおいては、その後電流値が小さくなっているため、欠陥部において何らかの変化が起こり、欠陥部の抵抗が高くなったと考えることができる。

【0140】本発明の修理方法において、EL素子に印加する逆バイアスの電圧の高さ及び印加する時間につい 20 ては、EL素子が有する陽極、陰極及びEL層の材料や構成によって異なる。逆バイアスの電圧が低くすぎると本発明の効果は得られず、逆に高すぎてもEL層の劣化が促進されたり、EL素子自体が破壊されたりする。

【0141】図14に示した電圧-電流特性では、逆バイアスの電圧が-6.5 V以下の領域で逆バイアスの電流が急激に大きくなっている。よって本実施例で用いた EL素子の場合、-6.5 V以下の逆バイアスの電圧を印加すると、EL素子が破壊されかかっているか、もしくはEL層が劣化しかかっていると考えられる。

【0142】実施者は、EL素子が有する陽極、陰極及びEL層の材料や構成によって、逆バイアスの電圧の高さ及び印加する時間を適宜設定する必要がある。

【0143】(実施例8)本実施例では、逆バイアスの電圧の値を直流でアバランシュ電圧($V_{\bullet,\bullet}$)まで大きくし、再び小さくしていった場合の、電圧-電流特性について説明する。

【0144】図15に、逆バイアスの電圧の値を直流でアバランシュ電圧(V_{av})まで大きくし、再び小さくしていった場合の、電圧一電流特性のグラフを示す。逆バ 40イアスの電圧を大きくしていくと、Point B、Point C、Point Dにおいて一時的に逆バイアスの電流 I_{rev} が大きくなり、欠陥部に何らかの変化が起こって変性層に変化している。

【0145】そして逆バイアスの電圧 V_{rev} を V_{rev} まで大きくした後、再び小さくしていっても、逆バイアスの電流 I_{rev} に特段の変化は見られない。

【0146】本実施例は、実施例1~7と自由に組み合わせて実施することが可能である。

【0147】 (実施例9) 本実施例では、本発明の修理 50

方法を用いた発光装置の断面図について説明する。

【0148】図16において、基板700上に設けられたスイッチング用TFT721はnチャネル型TFTを用いて形成される。

【0149】なお、本実施例ではスイッチング用TFT 721がチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

【0150】基板700上に設けられた駆動回路はnチャネル型TFT723とpチャネル型TFT724を有している。なお、本実施例では駆動回路が有するTFTをシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

【0151】また、配線701、703はCMOS回路のソース配線、702はドレイン配線として機能する。また、配線704はソース配線708とスイッチング用TFTのソース領域とを電気的に接続する配線として機能し、配線705はドレイン配線709とスイッチング用TFTのドレイン領域とを電気的に接続する配線として機能する。

【0152】なお、EL駆動用TFT722はpチャネル型TFTを用いて形成される。なお、本実施例ではEL駆動用TFT722をシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

【0153】また、配線706はEL駆動用TFTのソース配線(電流供給線に相当する)であり、707はE L駆動用TFTの画素電極710上に重ねることで画素 30 電極710と電気的に接続する電極である。

【0154】なお、710は、透明導電膜からなる画素電極(EL素子の陽極)である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極710は、上記配線を形成する前に平坦な層間絶縁膜711上に形成する。本実施例においては、樹脂からなる平坦化膜711を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

【0155】配線701~707を形成後、図16に示すようにバンク712を形成する。バンク712は100~400nmの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。

【0156】なお、バンク712は絶縁膜であるため、 成膜時における素子の静電破壊には注意が必要である。

上方にも容易に成膜することができる。また、DLC膜 は酸素に対するブロッキング効果が高く、EL層713 の酸化を抑制することが可能である。そのため、この後 に続く封止工程を行う間にEL層713が酸化するとい った問題を防止できる。

本実施例ではバンク712の材料となる絶縁膜中にカー ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の 発生を抑制する。この際、抵抗率は $1 \times 10^6 \sim 1 \times 1$ 0''Ωm (好ましくは1×10°~1×10'°Ωm) と なるようにカーボン粒子や金属粒子の添加量を調節すれ ば良い。

【0163】さらに、パッシベーション膜716上に封 止材717を設け、カバー材718を貼り合わせる。封 止材717としては紫外線硬化樹脂を用いれば良く、内 部に吸湿効果を有する物質もしくは酸化防止効果を有す に対応したEL層を作り分けている。また、本実施例で 10 る物質を設けることは有効である。また、本実施例にお いてカバー材718はガラス基板や石英基板やプラスチ ック基板(プラスチックフィルムも含む)の両面に炭素 膜(好ましくはダイヤモンドライクカーボン膜)を形成 したものを用いる。

【0157】画素電極710の上にはEL層713が形 成される。なお、図16では一画素しか図示していない が、本実施例ではR(赤)、G(緑)、B(青)の各色 は蒸着法により低分子系有機EL材料を形成している。 具体的には、正孔注入層713aとして20nm厚の銅 フタロシアニン (СиРс) 膜を設け、その上に発光層 713bとして70nm厚のトリス-8-キノリノラト アルミニウム錯体 (Alq₃) 膜を設けた積層構造とし ている。Alq:にキナクリドン、ペリレンもしくはD CM1といった蛍光色素を添加することで発光色を制御 することができる。

【0164】こうして図16に示すような構造のEL表 示装置が完成する。なお、バンク712を形成した後、 パッシベーション膜716を形成するまでの工程をマル チチャンバー方式(またはインライン方式)の成膜装置 を用いて、大気解放せずに連続的に処理することは有効 である。また、さらに発展させてカバー材718を貼り 合わせる工程までを大気解放せずに連続的に処理するこ とも可能である。

【0158】但し、以上の例はEL層として用いること のできる有機EL材料の一例であって、これに限定する 20 必要はまったくない。発光層、電荷輸送層または電荷注 入層を自由に組み合わせてEL層(発光及びそのための キャリアの移動を行わせるための層)を形成すれば良 い。例えば、本実施例では低分子系有機EL材料をEL 層として用いる例を示したが、高分子系有機EL材料を 用いても良い。また、電荷輸送層や電荷注入層として炭 化珪素等の無機材料を用いることも可能である。これら の有機EL材料や無機材料は公知の材料を用いることが できる。

【0165】また、本実施例におけるTFTの特徴は、 ゲート電極が2層の導電膜から形成されており、そして チャネル形成領域とドレイン領域との間に設けられる低 濃度不純物領域において、ほとんど濃度差がなく、緩や かな濃度勾配を有し、下層のゲート電極と重なる領域 (GOLD領域)と、ゲート電極と重ならない領域(L DD領域)とを備えている点である。また、ゲート絶縁 膜の周縁部、即ち、ゲート電極と重ならない領域及び高

濃度不純物領域の上方の領域はテーパー状となってい

る。

【0159】次に、EL層713の上には導電膜からな 30 る陰極714が設けられる。本実施例の場合、導電膜と してアルミニウムとリチウムとの合金膜を用いる。勿 論、公知のMgAg膜(マグネシウムと銀との合金膜) を用いても良い。陰極材料としては、周期表の1族もし くは2族に属する元素からなる導電膜もしくはそれらの 元素を添加した導電膜を用いれば良い。

【0166】本実施例の発光装置において発光層713 bにピンホールが形成されていると、該ピンホールを介 して正孔注入層713aと陰極714とが接触している 欠陥部が形成される。本発明の修理方法により、該欠陥 部を変性層715に変えることで抵抗を高くすることが できる。よって、画素のピンホール以外の部分の輝度を 高くし、ピンホールの周りのEL層の劣化が促進される 40 のを防ぐことができる。

【0160】この陰極714まで形成された時点でEL 素子719が完成する。なお、ここでいうEL素子71 9は、画素電極(陽極)710、EL層713及び陰極 714で形成されたコンデンサを指す。

> 【0167】また、本実施例では画素部と駆動回路の構 成のみ示しているが、本実施例の製造工程に従えば、そ の他にも信号分割回路、D/Aコンバータ、オペアン プ、γ補正回路などの論理回路を同一の絶縁体上に形成 可能であり、さらにはメモリやマイクロプロセッサをも 形成しうる。

【0161】EL素子719を完全に覆うようにしてパ ッシベーション膜716を設けることは有効である。パ ッシベーション膜716としては、炭素膜、窒化珪素膜 もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁 膜を単層もしくは組み合わせた積層で用いる。

> 【0168】なお本実施例の構成は、実施例1、2、 3、4、6または8と自由に組み合わせて実施すること が可能である。

【0162】この際、カバレッジの良い膜をパッシベー ション膜として用いることが好ましく、炭素膜、特にD LC(ダイヤモンドライクカーボン)膜を用いることは 有効である。DLC膜は室温から100℃以下の温度範 囲で成膜可能であるため、耐熱性の低いEL層713の 50

【0169】(実施例10)本実施例では、本発明の修

理方法を用いた発光装置の断面図について説明する。

【0170】図17において、同一の基板上に、駆動回路のpチャネル型TFT200と、nチャネル型TFT201と、画素部のEL駆動用TFT203と、スイッチング用TFT204と、保持容量205とが形成されている。

【0171】駆動回路のpチャネル型TFT200には、第2のテーパー形状を有する導電層220がゲート電極としての機能を有し、また、チャネル形成領域206、ソース領域またはドレイン領域として機能する第310の不純物領域207a、ゲート電極220と重ならないLDD領域を形成する第4の不純物領域(A)207b、一部がゲート電極220と重なるLDD領域を形成する第4の不純物領域(B)207cを有する構造となっている。

【0172】 nチャネル型TFT201には、第2のテ ーパー形状を有する導電層221がゲート電極としての 機能を有し、また、チャネル形成領域208、ソース領 域またはドレイン領域として機能する第1の不純物領域 209a、ゲート電極221と重ならないLDD領域を 20 形成する第2の不純物領域(A)(A)209b、一部 がゲート電極221と重なるLDD領域を形成する第2 の不純物領域(B)209cを有する構造となってい る。チャネル長2~7μmに対して、第2の不純物領域 (B) 209cがゲート電極221と重なる部分の長さ は $0.1\sim0.3\mu$ mとする。このLovの長さはゲート 電極221の厚さとテーパー部の角度から制御する。n チャネル型TFTにおいてこのようなLDD領域を形成 することにより、ドレイン領域近傍に発生する高電界を 緩和して、ホットキャリアの発生を防ぎ、TFTの劣化 30 を防止することができる。

【0173】EL駆動用TFT203は同様に、第2のテーパー形状を有する導電層223がゲート電極としての機能を有し、また、チャネル形成領域212、ソース領域またはドレイン領域として機能する第3の不純物領域213a、ゲート電極223と重ならないLDD領域を形成する第4の不純物領域(A)213b、一部がゲート電極223と重なるLDD領域を形成する第4の不純物領域(B)213cを有する構造となっている。

【0174】駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図17ではこれらを形成するTFTを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。

【0175】EL駆動用TFT203のドレイン領域は配線231を介して画素電極271に接続されている。画素電極271に接するように公知の有機EL材料からなるEL層272が形成されており、EL層272に接 50

するように陰極273が形成されている。

【0176】スイッチング用TFT204には、第2のテーパー形状を有する導電層224がゲート電極としての機能を有し、また、チャネル形成領域214a、214b、ソース領域またはドレイン領域として機能する第1の不純物領域215a、217、ゲート電極224と重ならないLDD領域を形成する第2の不純物領域

(A) 215 b、一部がゲート電極 224 と重なるLD D領域を形成する第 2 の不純物領域(B) 215 c を有する構造となっている。第 2 の不純物領域(B) 213 c がゲート電極 224 と重なる部分の長さは $0.1 \sim 0.3 \mu$ mとする。また、第 1 の不純物領域 217 から延在し、第 2 の不純物領域(A) 219 b、第 2 の不純物領域(B) 219 c、導電型を決定する不純物元素が添加されていない領域 218 を有する半導体層と、第 3 の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第 2 のテーパー形状を有する導電層から形成される容量配線 225 から保持容量が形成されている。

【0177】本実施例の発光装置においてEL層272にピンホールが形成されていると、該ピンホールを介して画素電極271と陰極273とが接触している欠陥部が形成される。本発明の修理方法により、該欠陥部を変性層274に変えることで抵抗を高くすることができる。よって、画素のピンホール以外の部分の輝度を高くし、ピンホールの周りのEL層の劣化が促進されるのを防ぐことができる。

【0178】なお本実施例の構成は、実施例1、2、3、4、6または8と自由に組み合わせて実施することが可能である。

【0179】(実施例11)本実施例では、本発明の修理方法を用いた発光装置の断面図について説明する。

【0180】図18において、811は基板、812は下地となる絶縁膜(以下、下地膜という)である。基板811としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。

【0181】また、下地膜812は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜812としては、珪素(シリコン)を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜(SiOxNy:x、yは任意の整数、で示される)など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。

【0182】8201はスイッチング用TFT、820 2はEL駆動用TFTであり、それぞれnチャネル型T FT、pチャネル型TFTで形成されている。ELの発 光方向が基板の下面(TFT及びEL層が設けられてい

ない面)の場合、上記構成であることが好ましい。しか し本発明はこの構成に限定されない。スイッチング用T FTとEL駆動用TFTは、nチャネル型TFTでもp チャネル型TFTでも、どちらでも構わない。

【0183】スイッチング用TFT8201は、ソース領域813、ドレイン領域814、LDD領域815a~815d、分離領域816及びチャネル形成領域863、864を含む活性層と、ゲート絶縁膜818と、ゲート電極819a、819bと、第1層間絶縁膜820と、ソース信号線821と、ドレイン配線822とを有10している。なお、ゲート絶縁膜818又は第1層間絶縁膜820は基板上の全TFTに共通であっても良いし、回路又は素子に応じて異ならせても良い。なお、817a、817bは、チャネル形成領域を形成するためのマスクである。

【0184】また、図18に示すスイッチング用TFT8201はゲート電極819a、819bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二20つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。

【0185】マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用TFTのオフ電流を十分に低くすれば、それだけEL駆動用TFT8202のゲート電極に接続されたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの面積を小さくすることができるので、マルチゲート構造とすることはEL素子の有効発光面積を広げる上でも有効である。

【0186】さらに、スイッチング用TFT8201においては、LDD領域 $815a\sim815$ dは、ゲート絶縁膜818を介してゲート電極819a、819bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、LDD領域 $815a\sim815$ dの長さ(幅)は $0.5\sim3.5\mu$ m、代表的には $2.0\sim2.5\mu$ mとすれば良い。

【0187】なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が加えられない領域)を設け 40 ることはオフ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域816(ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域)がオフ電流の低減に効果的である。

【0188】次に、EL駆動用TFT8202は、ソー6、LDD領域837及びチャネル形成領域8ス領域826、ドレイン領域827及びチャネル形成領域8み、LDD領域837はゲート絶縁膜8188域805を含む活性層と、ゲート絶縁膜818と、ゲーート電極839と重なっている。なお、838ト電極830と、第1層間絶縁膜820と、ソース配線 50 ネル形成領域を形成するためのマスクである。

831並びにドレイン配線832を有して形成される。 本実施例においてEL駆動用TFT8202はpチャネ ル型TFTである。なお、829は、チャネル形成領域 を形成するためのマスクである。

【0189】また、スイッチング用TFT8201のドレイン領域814はEL駆動用TFT8202のゲート830に電気的に接続されている。図示してはいないが、具体的にはEL駆動用TFT8202のゲート電極830はスイッチング用TFT8201のドレイン領域814とドレイン配線(接続配線とも言える)822を介して電気的に接続されている。なお、ゲート電極830はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、EL駆動用TFT8202のソース配線831は電源供給線(図示せず)に接続される。

【0190】EL駆動用TFT8202はEL素子に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅(W)はスイッチング用TFTのチャネル幅よりも大きく設計することが好ましい。また、EL駆動用TFT8202に過剰な電流が流れないように、チャネル長(L)は長めに設計することが好ましい。望ましくは一画素あたり0.5~2 μ A(好ましくは1~1.5 μ A)となるようにする。

【0191】またさらに、EL駆動用TFT8202の 括性層(特にチャネル形成領域)の膜厚を厚くする(好 ましくは $50\sim100$ nm、さらに好ましくは $60\sim8$ 0 nm)ことによって、TFTの劣化を抑えてもよい。 逆に、スイッチング用TFT8201の場合はオフ電流 を小さくするという観点から見れば、活性層(特にチャ ネル形成領域)の膜厚を薄くする(好ましくは20~5 0 nm、さらに好ましくは25~40 nm)ことも有効 である。

【0192】以上は画素内に設けられたTFTの構造について説明したが、このとき同時に駆動回路も形成される。図18には駆動回路を形成する基本単位となるCMOS回路が図示されている。

【0193】図18においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するTFTをCMOS回路のnチャネル型TFT8204として用いる。なお、ここでいう駆動回路としては、ソース信号側駆動回路、ゲート信号側駆動回路を指す。勿論、他の論理回路(レベルシフタ、A/Dコンバータ、信号分割回路等)を形成することも可能である。【0194】CMOS回路のnチャネル型TFT8204の活性層は、ソース領域835、ドレイン領域836、LDD領域837及びチャネル形成領域862を含み、LDD領域837はゲート絶縁膜818を介してゲート電極839と重なっている。なお、838は、チャネル形成領域を形成するためのマスクである。

【0195】ドレイン領域836側のみにLDD領域8 37を形成しているのは、動作速度を落とさないための 配慮である。また、このnチャネル型TFT8204は オフ電流値をあまり気にする必要はなく、それよりも動 作速度を重視した方が良い。従って、LDD領域837 は完全にゲート電極に重ねてしまい、極力抵抗成分を少 なくすることが望ましい。即ち、いわゆるオフセットは なくした方がよい。

【0196】また、CMOS回路のpチャネル型TFT 8205は、ホットキャリア注入による劣化が殆ど気に 10 ならないので、特にLDD領域を設けなくても良い。従 って活性層はソース領域840、ドレイン領域841及 びチャネル形成領域861を含み、その上にはゲート絶 縁膜818とゲート電極843が設けられる。勿論、n チャネル型TFT8204と同様にLDD領域を設け、 ホットキャリア対策を講じることも可能である。なお、 842は、チャネル形成領域を形成するためのマスクで ある。

【0197】また、nチャネル型TFT8204及びp チャネル型TFT8205はそれぞれソース領域上に第 20 1層間絶縁膜820を間に介して、ソース配線844、 845を有している。また、ドレイン配線846によっ てnチャネル型TFT8204とpチャネル型TFT8 205とのドレイン領域は互いに電気的に接続される。

【0198】次に、847は第1パッシベーション膜で あり、膜厚は $10nm\sim1\mu m$ (好ましくは $200\sim5$ 00 nm) とすれば良い。材料としては、珪素を含む絶 縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい) を用いることができる。このパッシベーション膜847 は形成されたTFTをアルカリ金属や水分から保護する 30 発明は発光方式に関わらず実施することが可能である。 役割金属を有する。最終的にTFT(特にEL駆動用T FT) の上方に設けられるEL層にはナトリウム等のア ルカリ金属が含まれている。即ち、第1パッシベーショ ン膜847はこれらのアルカリ金属(可動イオン)をT FT側に侵入させない保護層としても働く。

【0199】また、848は第2層間絶縁膜であり、T FTによってできる段差の平坦化を行う平坦化膜として の機能を有する。第2層間絶縁膜848としては、有機 樹脂膜が好ましく、ポリイミド、ポリアミド、アクリ ル、BCB(ベンゾシクロブテン)等を用いると良い。 これらの有機樹脂膜は良好な平坦面を形成しやすく、比 誘電率が低いという利点を有する。EL層は凹凸に非常 に敏感であるため、TFTによる段差は第2層間絶縁膜 848で殆ど吸収してしまうことが望ましい。また、ゲ ート信号線やデータ信号線とEL素子の陰極との間に形 成される寄生容量を低減する上で、比誘電率の低い材料 を厚く設けておくことが望ましい。従って、膜厚は0. $5 \sim 5 \mu m$ (好ましくは1. $5 \sim 2$. $5 \mu m$) が好まし .41

【0200】また、849は透明導電膜でなる画素電極 50 一ト法等を用いることも可能であるが、これらは現状で

(EL素子の陽極)であり、第2層間絶縁膜848及び 第1パッシベーション膜847にコンタクトホール(開 孔)を開けた後、形成された開孔部においてEL駆動用 TFT8202のドレイン配線832に接続されるよう に形成される。なお、図18のように画素電極849と ドレイン領域827とが直接接続されないようにしてお くと、EL層のアルカリ金属が画素電極を経由して活性 層へ侵入することを防ぐことができる。

【0201】画素電極849の上には酸化珪素膜、窒化 酸化珪素膜または有機樹脂膜でなる第3層間絶縁膜85 0が0. $3\sim1$ μ mの厚さに設けられる。この第3層間 絶縁膜850は画素電極849の上にエッチングにより 開口部が設けられ、その開口部の縁はテーパー形状とな るようにエッチングする。テーパーの角度は10~60 (好ましくは30~50°)とすると良い。

【0202】第3層間絶縁膜850の上にはEL層85 1が設けられる。EL層851は単層又は積層構造で用 いられるが、積層構造で用いた方が発光効率は良い。一 般的には画素電極上に正孔注入層/正孔輸送層/発光層 /電子輸送層の順に形成されるが、正孔輸送層/発光層 /電子輸送層、または正孔注入層/正孔輸送層/発光層 /電子輸送層/電子注入層のような構造でも良い。本発 明では公知のいずれの構造を用いても良いし、EL層に 対して蛍光性色素等をドーピングしても良い。

【0203】図18の構造はRGBに対応した三種類の EL素子を形成する方式を用いた場合の例である。な お、図18には一つの画素しか図示していないが、同一 構造の画素が赤、緑又は青のそれぞれの色に対応して形 成され、これによりカラー表示を行うことができる。本 【0204】EL層851の上にはEL素子の陰極85 2が設けられる。陰極852としては、仕事関数の小さ いマグネシウム (Mg)、リチウム(Li) 若しくはカ ルシウム(Ca)を含む材料を用いる。好ましくはMg Ag (MgとAgをMg:Ag=10:1で混合した材 料)でなる電極を用いれば良い。他にもMgAgAl電 極、LiAl電極、また、LiFAl電極が挙げられ

【0205】なお、画素電極(陽極)849、EL層8 51及び陰極852によってEL素子8206が形成さ れる。

【0206】EL層851は、各画素で個別に形成する 必要があるが、EL層851は水分に極めて弱いため、 通常のフォトリソグラフィ技術を用いることができな い。従って、メタルマスク等の物理的なマスク材を用 い、真空蒸着法、スパッタ法、プラズマCVD法等の気 相法で選択的に形成することが好ましい。

【0207】なお、EL層を選択的に形成する方法とし て、インクジェット法、スクリーン印刷法又はスピンコ

は陰極の連続形成ができないので、上述の方法の方が好 ましいと言える。

【0208】また、853は保護電極であり、EL層8 51、陰極852を外部の水分等から保護すると同時 に、各画素の陰極852を接続するための電極である。 保護電極853としては、アルミニウム(A1)、銅 (Cu) 若しくは銀(Ag) を含む低抵抗な材料を用い ることが好ましい。この保護電極853にはEL層の発 熱を緩和する放熱効果も期待できる。

あり、膜厚は $10nm\sim1\mu m$ (好ましくは $200\sim5$ 00nm)とすれば良い。第2パッシベーション膜85 4を設ける目的は、EL層851を水分から保護する目 的が主であるが、放熱効果をもたせることも有効であ る。但し、上述のようにEL層は熱に弱いので、なるべ く低温 (好ましくは室温から120℃までの温度範囲) で成膜するのが望ましい。従って、プラズマCVD法、 スパッタ法、真空蒸着法、イオンプレーティング法又は 溶液塗布法(スピンコーティング法)が望ましい成膜方 法と言える。

【0210】なお、図18に図示されたTFTは全て、 本発明で用いるポリシリコン膜を活性層として有してい ても良いことは言うまでもない。

【0211】本実施例の発光装置においてEL層860 にピンホールが形成されていると、該ピンホールを介し て画素電極849と陰極852とが接触している欠陥部 が形成される。本発明の修理方法により、該欠陥部を変 性層860に変えることで抵抗を高くすることができ る。よって、画素のピンホール以外の部分の輝度を高く 防ぐことができる。

【0212】なお本実施例の構成は、実施例1、2、 3、4、6または8と自由に組み合わせて実施すること が可能である。

【0213】 (実施例12) EL素子を用いた発光装置 は自発光型であるため、液晶表示装置に比べ、明るい場 所での視認性に優れ、視野角が広い。従って、様々な電 子機器の表示部に用いることができる。

【0214】本発明の修理方法を用いた発光装置を用い た電子機器として、ビデオカメラ、デジタルカメラ、ゴ 40 ーグル型ディスプレイ(ヘッドマウントディスプレ イ)、ナビゲーションシステム、音響再生装置(カーオ ーディオ、オーディオコンポ等)、ノート型パーソナル コンピュータ、ゲーム機器、携帯情報端末(モバイルコ ンピュータ、携帯電話、携帯型ゲーム機または電子書籍 等)、記録媒体を備えた画像再生装置(具体的にはDigi tal Versatile Disc (DVD) 等の記録媒体を再生し、 その画像を表示しうる表示装置を備えた装置) などが挙 げられる。特に、斜め方向から画面を見る機会が多い携 帯情報端末は、視野角の広さが重要視されるため、EL 50

素子を有する発光装置を用いることが望ましい。それら 電子機器の具体例を図11に示す。

【0215】図11(A)はEL表示装置であり、筐体 2001、支持台2002、表示部2003、スピーカ 一部2004、ビデオ入力端子2005等を含む。本発 明の修理方法を用いた発光装置は表示部2003に用い ることができる。EL素子を有する発光装置は自発光型 であるためバックライトが必要なく、液晶表示装置より も薄い表示部とすることができる。なお、EL表示装置 [0209] また、854は第2パッシベーション膜で 10 は、パソコン用、TV放送受信用、広告表示用などの全 ての情報表示用表示装置が含まれる。

> 【0216】図11(B)はデジタルスチルカメラであ り、本体2101、表示部2102、受像部2103、 操作キー2104、外部接続ポート2105、シャッタ -2106等を含む。本発明の修理方法を用いた発光装 置は表示部2102に用いることができる。

【0217】図11(C)はノート型パーソナルコンピ ュータであり、本体2201、筐体2202、表示部2 203、キーボード2204、外部接続ポート220 5、ポインティングマウス2206等を含む。本発明の 修理方法を用いた発光装置は表示部2203に用いるこ とができる。

【0218】図11(D)はモバイルコンピュータであ り、本体2301、表示部2302、スイッチ230 3、操作キー2304、赤外線ポート2305等を含 む。本発明の修理方法を用いた発光装置は表示部230 2に用いることができる。

【0219】図11(E)は記録媒体を備えた携帯型の 画像再生装置(具体的にはDVD再生装置)であり、本 し、ピンホールの周りのEL層の劣化が促進されるのを 30 体2401、筐体2402、表示部A2403、表示部 B2404、記録媒体(DVD等)読み込み部240 5、操作キー2406、スピーカー部2407等を含 む。表示部A2403は主として画像情報を表示し、表 示部B2404は主として文字情報を表示するが、本発 明の修理方法を用いた発光装置はこれら表示部A、B2 403、2404に用いることができる。なお、記録媒 体を備えた画像再生装置には家庭用ゲーム機器なども含 まれる。

> 【0220】図11(F)はゴーグル型ディスプレイ (ヘッドマウントディスプレイ)であり、本体250 1、表示部2502、アーム部2503を含む。本発明 の修理方法を用いた発光装置は表示部2502に用いる ことができる。

【0221】図11(G)はビデオカメラであり、本体 2601、表示部2602、筐体2603、外部接続ポ ート2604、リモコン受信部2605、受像部260 6、バッテリー2607、音声入力部2608、操作キ -2609等を含む。本発明の修理方法を用いた発光装 置は表示部2602に用いることができる。

【0222】ここで図11(H)は携帯電話であり、本

体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の修理方法を用いた発光装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。

【0223】なお、将来的にEL材料の発光輝度が高く 際にEL層に流れる電流を大きくすることができる。しなれば、出力した画像情報を含む光をレンズ等で拡大投 たがって、本発明の修理方法により、欠陥部が存在して影してフロント型若しくはリア型のプロジェクターに用 10 も、同じ電圧を印加したときの発光輝度を高くすることいることも可能となる。 ができる。

【0224】また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

【0225】また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする 20表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

【0226】以上の様に、本発明の修理方法を用いた発光装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例 $1\sim11$ に示したいずれの構成を用いても良い。

【0227】(実施例13)本実施例では、本発明の修理方法をパッシブ型(単純マトリクス型)の発光装置に 30適用した場合について説明する。

【0228】図19(A)にパッシブ型の発光装置の構成を示す。805は画素部であり、複数の画素806を有している。各画素は複数のデータ線803の1つと、複数の走査線804の1つとを有している。データ線803と走査線804の間にEL層が形成されており、データ線803と走査線804とが電極となり、EL素子807が形成されている。

【0229】データ線803に入力される信号はデータ 線駆動回路801において制御されており、走査線80 40 4に入力される信号は走査線駆動回路802において制 御されている。

【0230】図19(B)に、本発明の修理方法を用いたときに、走査線804とデータ線803に入力される信号の電圧の高さを示す。各走査線804の電圧を一定にし、データ線の電圧を一定期間毎に変化させることで、一定期間毎にEL素子807に所定の逆バイアスの電流を流す。

【0231】なおEL素子807の欠陥の修理は、画素 部805が有する全ての画素806において一斉に行っ 50

ても良いし、各ライン毎、または各画素毎に行っても良い。

【0232】本発明の方法を用いることによって、EL層成膜時にゴミ等の影響によりピンホールが形成され、発光層を間に挟んで形成された2つの層どうしがショートしても、ショートしている欠陥部の抵抗を高めることができ、EL素子に順バイアスの電圧をかけたときに実際にEL層に流れる電流を大きくすることができる。したがって、本発明の修理方法により、欠陥部が存在しても、同じ電圧を印加したときの発光輝度を高くすることができる。

【0233】また、欠陥部では常に電流が流れるために、欠陥部の周囲に存在するEL層の劣化が促進されやすかった。しかし、変性層は抵抗 R_{sc} が高いので電流は流れにくく、変性層の周囲に存在するEL層の劣化が促進されることを防ぐことができる。

【0234】本実施例は、実施例 $5\sim8$ 、12と自由に組み合わせて実施することが可能である。

[0235]

【発明の効果】本発明は上記構成によって、EL層成膜時にゴミ等の影響によりピンホールが形成され、発光層を間に挟んで形成された2つの層どうしがショートしても、ショートしている欠陥部の抵抗を高めることができ、EL素子に順バイアスの電圧をかけたときに実際にEL層に流れる電流を大きくすることができる。したがって、本発明の修理方法により、欠陥部が存在しても、同じ電圧を印加したときの発光輝度を高くすることができる。

【0236】また、欠陥部では常に電流が流れるために、欠陥部の周囲に存在するEL層の劣化が促進されやすかった。しかし、変性層は抵抗Rstが高いので電流は流れにくく、変性層の周囲に存在するEL層の劣化が促進されることを防ぐことができる。

【図面の簡単な説明】

【図1】 EL素子に逆バイアスの電圧を印加した時の、EL素子における電流の流れを模式的に示した図。

【図2】 修理の過程におけるEL素子の電圧電流特性の変化と、修理後のEL素子に順バイアスの電圧を印加した時の、EL素子における電流の流れを模式的に示した図。

【図3】 画素の回路図。

【図4】 画素部の回路図及び修理の際の画素部の動作 を示す図。

【図5】 画素の回路図。

【図6】 画素部の回路図及び修理の際の画素部の動作を示す図。

【図7】 駆動回路の構成を示す図。

【図8】 駆動回路の構成を示す図。

【図9】 EL素子の構成を示す図。

【図10】 EL素子の構成を示す図。

【図11】 本発明の修理方法を用いた発光装置を有する電子機器。

33

【図12】 欠陥部を有するEL素子の断面図と、該E L素子に順バイアスの電流を流したときの電流の流れを 模式的に示した図。

【図13】 EL素子の電圧-電流特性を示す図。

【図14】 EL素子に逆バイアスの電流を流したとき

の電圧-電流特性のグラフ。

【図15】 EL素子の電圧-電流特性を示す図。


【図16】 発光装置の断面図。


【図17】 発光装置の断面図。

【図18】 発光装置の断面図。


【図19】 パッシブ型の発光装置に本発明の修理方法を用いた場合の図。


[図1]






【図2】







【図3】





[図5]






[図8]







【図11】



【図15】




【図19】






【図9】


(A)



(B)




【図16】




【図10】


(A)




(B)



【図17】





フロントページの続き

 (51) Int. Cl. 7
 識別記号
 FI
 デーマコート・(参考)

 H 0 5 B
 33/12
 Z

 33/14
 33/14
 A

Fターム(参考) 3K007 AB05 AB18 BA06 DA01 DB03

EB00 FA00 GA02

5C094 AA21 AA42 AA43 BA03 BA27

CA19 DA13 DB01 DB04 EA04

FA01 FB01 FB02 FB12 FB20

GA10 GB10

5G435 AA16 AA17 BB05 CC09 HH12

HH13 HH14 KK05